

باسم‌هه تعالی



دانشکده فنی و حرفه‌ای دختران تهران  
دکتر شریعتی

جزوه درس طراحی خودکار سیستم‌های دیجیتال

مدرس: رضا سعیدی نیا


## فصل اول مقدمه

در این درس هدف ارائه روش های طراحی خودکار سیستم های دیجیتال می باشد. برای طراحی سخت افزار محیط های نرم افزاری مثل MaxPlus II و Modelsim ایجاد شده است. طراح قبل از ارائه طرح نهایی ابتدا طرح را در این محیط ها آماده می کند و مرحله به مرحله طرح خود را تست و خطایابی می کند در صورت عدم وجود خطا به مراحل پیشرفته تر گام می گذارد. در انتها طرح نهایی را به کارخانه سازنده آی سی ارائه می کند. در این درس ما از زبان برنامه نویسی توصیف سخت افزار<sup>۱</sup> (HDL) برای انجام این مراحل استفاده می کنیم. مهمترین زبان های توصیف سخت افزار VHDL و Verilog می باشد که ما زبان Verilog را ارائه می دهیم. برای طراحی، شبیه سازی و مدل سازی از نرم افزار Modelsim استفاده می کنیم.


برای طراحی یک سخت افزار سطوح مختلفی وجود دارد که آن را با یک مثال ساده ارائه می کنیم.

**سطوح سخت افزار:** مثال) سخت افزاری طراحی کنید که ۲ عدد ۴ بیتی را با هم جمع کند؟

۱- سطح رفتاری<sup>۲</sup>: در این مرحله عملکرد مدار مشخص می شود. یعنی  $S = a + b$



۲- سطح مسیر داده<sup>۳</sup>: در این مرحله مسیر داده بین قطعات مشخص می شود. مسیر داده بیشتر بین ثبات ها، گذرگاه ها و حافظه مطرح است. اما به خاطر تبیین اولیه مساله، مسیر تبادل بین بخش های مختلف را مد نظر قرار می دهیم.




۳- سطح ساختاری<sup>۴</sup>: در این سطح قطعات مختلف مدار طراحی می شوند. در این سطح یا از قطعات موجود استفاده می شود یا هر قطعه به مرحله گیت های منطقی می رسد. بنابراین شکل قبلی خود در سطح ساختاری می باشد با فرض وجود قطعات FA در کتابخانه قطعات. اما می توانیم هر FA را از گیت های تشکیل دهنده آن بسازیم.

<sup>۱</sup> Hardware Description Language


<sup>۲</sup> Behavioral Level

<sup>۳</sup> Datapath level

<sup>۴</sup> structural Level



۴- سطح ترانزیستور<sup>۱</sup>: در این سطح ترانزیستورهای سازنده هر گیت مشخص می شوند مثلاً یک گیت Not در تکنولوژی CMOS بصورت زیر ساخته می شود:



۵- سطح لایه بندی<sup>۲</sup>: در این سطح طرح نهایی به کارخانه ساخت عرضه می شود و آی سی ساخته می شود.

بطور کلی طراحی یک سیستم دیجیتال در مراحل زیر انجام می شود



چه موقع یک طرح کامل است؟

نیازی نیست که برای طراحی سخت افزار همه مراحل تا سطح گیت و ترانزیستور از ابتدا انجام شود. این مراحل توسط نرم افزار انجام می شود. یک طرح زمانی کامل است که یک ایده به توصیف معماري مسیر داده یا ساختاری برسد.

DA<sup>۳</sup> چیست؟


فعالیت هایی مثل تبدیل یک سطح طراحی به سطح دیگر، بررسی خروجی یک مرحله طراحی یا تولید داده های تست توسط کامپیوتر را خود کار سازی طراحی می گویند.

<sup>۱</sup> Transistor level

<sup>۲</sup> Layout Level

<sup>۳</sup> Design Automation

مثالی از طراحی مسیر داده: در طراحی یک CPU ثبات ها و ALU مشخص می شود و ارتباط بین آنها و گذرگاه های آن مشخص می شود به این مرحله مسیر داده می گویند.



## فصل دوم مدل سازی سخت افزاری

چه سطح از مدل سازی مورد نیاز است؟

- ۱- اگر مدل مورد استفاده برای مستند سازی عملکرد مدار مورد استفاده شود مدل سطح رفتاری مورد نیاز است.
- ۲- اگر مدل برای تست جزئیات زمانی مدار مورد استفاده باشد جزئیات بیشتری در طراحی مورد استفاده است (سطح مسیر داده و گیت).

ابزار های مدل سازی در دسترس برای یک مهندس

- ۱- قلم و کاغذ
- ۲- برنامه های ایجاد شماتیک ORCAD
- ۳- قابلیت های بردبورد bread board
- ۴- زبان های توصیف سخت افزار HDL(hardware description language)

وظیفه HDL چیست؟

برای توصیف سخت افزار به منظور شبیه سازی (simulation) مدل سازی، تست، طراحی و مستند سازی سیستم های دیجیتال استفاده می شود.


انواع نرم افزار های HDL

- ۱- برنامه شبیه سازی: می تواند برای تست طراحی استفاده شود (بررسی verification)
- ۲- برنامه سنتز (synthesizer): برای تولید سخت افزار به صورت خودکار

نمونه های زبان های توصیف سخت افزار Verilog, VHDL می باشند.

مثال) با استفاده از Verilog در سطح گیت یک fulladder طراحی کنید؟

رابطه بین ورودی ها و خروجی های cout و S بصورت Cout=a.b+a.Cin+b.Cin و S=a⊕b⊕cin می باشد. برای طراحی آن با زبان VHDL با فرض وجود گیت ها بصورت یک کامپوننت می توان بصورت زیر نوشت:



```
entity fulladder is
    port (a,b,Cin: in bit ; s, Cout : out bit)
end fulladder
```

```

architecture gate_level of fulladder is
    component and2 port (I1,I2 : IN BIT ,O1: out bit)
    end component;
    component xor2 port (I1,I2 : IN BIT ,O1: out bit)
    end component;
    component or3 port (I1,I2,I3 : IN BIT ,O1: out bit)
    end component;
    signal w1,w2,w3,w4 : bit;
begin
    G1: xor2 portmap (a,b,w1);
    G2: and2 portmap (b,Cin,w2);
    G3: and2 portmap (a,Cin,w3);
    G4: and2 portmap (a,b,w4);
    G5: xor2 portmap (w1,Cin,s);
    G6: or3 portmap (w4,w2,w3, Cout);
end
end gate_level

```

**عناصر وریلگ:** دو عنصر اصلی برای نوشتن سخت افزار در وریلگ module, primitive می باشند. برای تعریف مازول از ساختاری بصورت زیر استفاده می کنیم:

**عنصر مازول:**

```

module module-name
    List of ports
    Declarations
    Specification of the functionality of module
endmodule

```

یک مازول را می توان در سطوح مختلف طراحی کرد:

۱ - سطح رفتاری

```

module module-i
   تعريف پورت ها
    توصیف
    عملکرد رفتاری مازول
    مازول بدون توصیف زمانی
endmodule;

```

۲ - سطح ساختاری

```

module module-i
   تعريف پورت ها
    توصیف
    توصیف ساختاری

```

```
ماژول با اطلاعات زمانی  
endmodule;
```

: primitive عنصر

primitive name


پورت های سطح بیت  
توصیف  
عملکرد گیت به صورت جدولی

```
end primitive;
```

طراحی بالا به پایین

برای طرح های بزرگ به جای حل کردن کل سیستم به یک باره از روش تقسیم و غلبه استفاده می کنیم. آن قدر تقسیم می کنیم تا به یک جز قابل مدیریت بررسیم. جزیی قابل مدیریت است که در کتابخانه های نرم افزار موجود باشد یا به سطح گیت بررسد یا از قطعاتی که از قبل طراحی کرده ایم بررسیم و قابل سنتز باشد.

درخت طراحی به روش بالا به پایین : در طراحی بالا به پایین سیستم اولیه را سیستم تحت طراحی<sup>۱</sup> می گویند. با تقسیم آن به زیر قطعات<sup>۲</sup> مرحله دوم درخت طراحی بالا به پایین ایجاد می شود. اگر به قطعه ای به سطح قابل مدیریت رسید طراحی تمام می شود در غیر اینصورت تقسیم ادامه می یابد. مثلا در شکل زیر فرض می کنیم Ssc1, Ssc2, Ssc4 به سطح قابل Ssc31, Ssc32 مدیریت رسیده اند و تقسیم ادامه نمی یابد. ولی قطعه Ssc3 هنوز قابل تقسیم است آن را به زیر قطعات دیگر مثل Ssc31, Ssc32 تقسیم می کنیم. هنگامی که مراحل تقسیم تمام شد طراحی بالا به پایین تمام می شود و سپس مرحله پیاده سازی انجام می شود و قطعه از پایین به بالا پیاده سازی می شود. در شکل قطعاتی که قابل تقسیم نیستند را هاشور زده ایم.



روال تقسیم بازگشتی

Partition (system)

If hardware mapping of (system) is done then

Save hardware of system

Else for every functionally-design part-l of system

    Partition(part-l)


End for

<sup>1</sup> System Under Design (SUD)


<sup>2</sup> System Sub Component (SSC)

End if  
End Partition


مثال طراحی بالا به پایین: میخواهیم یک جمع کننده سریال طراحی کنیم خروجی جمع کننده ۸ بیتی خواهد بود. فرض می کنیم کتابخانه یک مالتی پلکسرو یک دی فلیپ فلاپ دارد. کلیت مدار بصورت زیر است:



ورودی A,B بصورت سریال تک بیت، تک بیت وارد می شود هر بیت ورودی در یک پالس ساعت به مدار وارد می شود. شروع عمل با یک شدن سیگنال start اتفاق می افتد. هنگامی که نتیجه ۸ بیت آماده شد خروجی آن در result قرار می گیرد. و سیگنال ready یک می شود تا به مدار مصرف کننده نتیجه اعلام خاتمه عمل نماید. طرح اولیه جمع کننده را بصورت زیر در نظر می گیریم که باید به روش طراحی بالا به پایین به مراحل قابل مدیریت یعنی گیت ها و مالتی پلکسرو و فلیپ فلاپ برسند.



فرض می کنیم ماژول مالتی پلکسر بصورت زیر از قبل موجود است:




در این ماژول sel, data1, data0 ورودی مالتی پلکسرو Z خروجی آن می باشد.

دستور assign #6 z=(sel==1'b1)? data1:data0; برای انتساب به خروجی z استفاده می‌شود. عملگر ? برای مقدار دهی شرطی استفاده می‌شود. در این مثال اگر sel برابر ۱ باشد z=data1 خواهد شد و اگر ۰ شود z=data0 می‌شود.

timescale 1ns/100ps مقیاس زمانی را مشخص می‌کند که یک نانو ثانیه است با دقت صد پیکو ثانیه. بعد از دستور assign #6 مشخص کننده تاخیر عمل بر نانو ثانیه است. یعنی z بعد از ۶ نانو ثانیه مقدار می‌گیرد.

فلیپ فlap: فرض می‌کنیم ماژول فلیپ فlap هم بصورت زیر آمده است:



در ماژول ارائه شده reset,din,clk ورودی هستند و qout خروجی می‌باشد. در این ماژول reg qout برای تعریف بصورت ثبات می‌باشد. این نوع داده برای داده‌های استفاده می‌شوند که نقش ورودی و خروجی دارند یا عنصر حافظه هستند. قطعه کد زیر یک بلوک ایجاد می‌کند که حلقه‌ای دائمی (always) را ایجاد می‌کند. بدنه این حلقه به شرطی اجرا می‌شود که لبه پایین رونده clk اتفاق بیافتد. اگر بلوک شامل چند دستور باشد نیازمند begin-end می‌باشد.

```

always @(negedge clk)
begin
    // ...
end

```

```


//flip flop
'timescale 1ns/100ps

module flop(reset,din,clk,qout);
    input reset,din,clk;
    output qout;
    reg qout;
    always @(negedge clk) begin
        if (reset) qout= #8 1'b0;
        else qout= #8 din;
    end
endmodule

```

The screenshot shows the ModelSim PE interface with the Verilog code for a flop module. The code defines a module with inputs reset, din, and clk, and an output qout. It uses a reg variable qout and an always block with a negedge clk sensitivity list to update qout based on the value of din when the clock edge occurs. The ModelSim transcript window at the bottom shows the message "Compile of DEC3X8RTL.V Was successful".

برای این مدار نیازمند یک شمارنده هستیم که تعداد بیت‌های ورودی را (۷-۰) بشمارد. این مدار ترتیبی است با ورودی reset برای صفر کردن آن و خروجی counting که در صورت مجاز بودن شمارش یک خواهد بود. یعنی هنوز ۸ بیت وارد نشده‌اند.



```

//counter
'timescale 1ns/100ps

module counter(reset,clk,counting);
    input reset,clk;
    output counting;
    reg counting;
    integer count;
    integer limit; initial limit = 8;
    always @(negedge clk) begin
        if(reset) count=0;
        else begin
            if(count<limit)count=count+1;
            end
            if(count==limit)#8 counting=0;
            else #8 counting=1;
            end
    endmodule

```

با توجه به مطالب مطرح شده جمع کننده سریال در سطح رفتاری بصورت مازول شکل زیر خواهد بود. در این مازول عملکرد بخش های مدار با هم در سطح رفتاری مطرح شده است. بخش هایی از مازول امکان تقسیم شدن دارند. مثلا برای انجام شیفت به راست result={sum,resault[7:1]}; استفاده شده است. عملگر {} برای ادغام استفاده می شود.


```

//serial adder
'timescale 1ns/100ps

module serial_adder(a,b,start,clk,ready,result);
    input a,b,start,clk;
    output ready;
    output [7:0] result;
    reg [7:0] result;
    reg sum,carry,ready;
    integer count;
    always@(negedge clk)begin
        if(start) begin
            count=0; carry=0;result=0;
        end else begin
            if(count<8) begin
                count = count+1;
                sum=a^b^carry;
                carry=(a&b) | (a&carry) | (b&carry);
                result=(sum,result[7:1]);
            end end
            if(count==8)ready=1;
            else ready=0;
        end
    endmodule

```

با توجه به طراحی بالا به پایین قطعات مدار را بصورت زیر رسم می کنیم در این شکل shifter بدون هاشور است یعنی هنوز قابل تقسیم به قطعات کوچکتر است.



ماژول تمام جمع کننده بصورت زیر نوشته است:

```

//Full Adder
'timescale 1ns/100ps

module fulladder(a,b,cin,sum,cout);
  input a,b,cin;
  output sum,cout;
  assign sum=a^b^cin;
  assign cout=(a&b) | (a&cin) | (b&cin);
endmodule
  
```

ماژول شیفت دهنده را می‌توان بصورت شکل زیر در نظر گرفت. در این ماژول دستور استفاده شده برای مقدار دهی به خروجی (parout=(reset)?8'b0:(enable)?{sin,parout[7:1]}:parout); می‌باشد. این یک انتساب شرطی است و معادل عبارت زیر است:

```

If (reset==1) begin
  parout=8'b0;// parout= 8 bit 0 or 00000000;
end else if (enable==0) parout={sin,parout[7:0]}
else parout=parout;
  
```

```

//shifter
'timescale 1ns/100ps

module shifter(sin,reset,enable,clk,parout);
  input sin,reset,enable,clk;
  output [7:0] parout;
  reg [7:0] parout;
  always@ (negedge clk)
    parout=(reset)?8'b0:(enable)?(sin,parout[7:1]):parout;
endmodule
  
```


با توجه به اینکه جمع کننده سریال از ۴ قطعه تشکیل شده است می‌توان آن را بر اساس زیرقطعاًت‌اش بصورت زیر نوشت:

```

//serialadder
'timescale 1ns/100ps

module serial_adder(a,b,start,clk,ready,result);
  input a,b,start,clk;
  output ready;
  output [7:0] result;
  wire serial_sum,carry_in,carry_out,counting;
  fulladder u1(a,b,carry_in,serial_sum,carry_out);
  flop u2(start,carry_out,clk,carry_in);
  counter u3(start,clk,counting);
  shifter u4(serial_sum,start,counting,clk,result);
  assign ready == counting;
endmodule
  
```

شکل مدار تاکنون می‌تواند بصورت زیر طراحی شود:



خود فلیپ فلاپ استفاده شده در مدار عملکردی بصورت زیر دارد:

```

//flipflop D
`timescale 1ns/100ps

module der_flop(din,reset,enable,clk,qout);
    input din,reset,enable,clk;
    output qout;
    reg qout;
    always@{negedge clk}begin
        if(reset) qout= #8 1'b0;
        else
            if(enable) qout= #8 din;
    end
endmodule

```

با توجه مطالب گفته شده می‌توان مدار شیفت دهنده را بصورت زیر طراحی کرد:


```

//SHIFTER
`timescale 1ns/100ps

module shifter(sin,reset,enable,clk,parout);
    input sin,reset,enable,clk;
    output [7:0] parout;
    reg[7:0] parout;
    der_flop b7(sin,reset,enable,clk,parout[7]);
    der_flop b6(parout[7],reset,enable,clk,parout[6]);
    der_flop b5(parout[6],reset,enable,clk,parout[5]);
    der_flop b4(parout[5],reset,enable,clk,parout[4]);
    der_flop b3(parout[4],reset,enable,clk,parout[3]);
    der_flop b2(parout[3],reset,enable,clk,parout[2]);
    der_flop b1(parout[2],reset,enable,clk,parout[1]);
    der_flop b0(parout[1],reset,enable,clk,parout[0]);
endmodule

```

برای طراحی `der_flop` می‌توان از یک فلیپ فلاپ D و یک مالتی پلکسر بصورت زیر استفاده کرد:




```

1 //flipflop D
2 'timescale 1ns/100ps
3
4 module der_flop(din,reset,enable,clk,qout);
5   input din,reset,enable,clk;
6   output qout;
7   reg qout;
8   wire dff_in;
9   mux2_1 mx(enable,din,qout,dff_in);
10  flop ff(reset,dff_in,clk,qout);
11 endmodule
12

```

با توجه به مراحل طراحی بالا به پایین شکل نهایی مدار بصورت زیر است:



**نوشتن ماژول تست:** برای اینکه بتوانیم عملکرد هر مداری را بسنجیم باید برای آن تست بنویسیم. در ماژول تست باید ورودی ها را تغییر دهیم و نتایج خروجی ها را مشاهده کنیم. به عنوان مثال ماژول تست فلیپ فلاب پ بصورت زیر است:

```


module flop(reset ,din , clk , qout );
  input reset , din , clk;
  output qout;
  reg qout;
  always @ (negedge clk)
  begin
    if(reset) qout = 8'b0;
    else qout = din;
  end
endmodule;

```

```

1 //test flipflop D
2 'timescale 1ns/100ps
3
4 module test_flop
5   reg din,reset,clk;
6   wire qout;
7   flop ul(reset,din,clk,qout);
8   initial begin
9     clk=1'b1; din=1'b1;
10    #5 reset=1'b1; #11 reset=1'b0;
11    #23 $finish;
12  end
13  always #3 din=~din;
14  always #2 clk=~clk;
15 endmodule
16

```



## فصل سوم عملگرهای وریلاغ

عملیات منطقی رایجترین نوع عملیات برای توصیف عملکرد اجزای سخت افزاری در سطح گیت می باشد. علاوه بر این عملیات، عملیات دیگری نیز برای توصیف عملیات سخت افزار در سطح رفتاری وجود دارند. اکثر عملیات پوشش داده شده در نرم افزارهای برنامه نویسی در وریلاغ نیز پشتیبانی می شوند. عملگرها را براساس عملکردشان دسته بندی می کنیم.

ابتدا عملگرهای پایه و رابطه ای را لیست می کنیم.

نتیجه	توصیف	عمل	عملیات پایه
چند بیت	چهار عمل اصلی ریاضی	/ * - +	ریاضی
یک بیت	مقایسه	>,>=,<,<=	رابطه ای

عملگرهای ریاضی روی همه انواع داده ها کار می کنند و معنی رایجشان را دارند. عملگرهای رابطه ای و تساوی مقادیر  $+$  و  $1$  را به عنوان نتیجه به معنی درست و غلط بر میگردانند.

برابری	عمل	توصیف	نتیجه
منطقی	$!=, ==$	شامل $Z, X$ نیستند(برابری و نابرابری)	یک بیت
حالت	$==, !=$	شامل $Z, X$ (برابری و نابرابری)	یک بیت

سه گروه عملگرهای منطقی شامل عملیات منطقی برای بردارها، اعداد اسکالار و کاهش بردار به عدد اسکالار می باشند.

منطقی	عمل	توصیف	نتیجه
اتصال دهنده	$! \parallel \&\&$	منطقی ساده	یک بیت
بیتی	$\sim \&   \wedge \wedge$	عملیات منطقی برداری	چند بیت
کاهش	$\&, \sim \&,  , \sim  , \wedge, \sim \wedge$	انجام عملیات روی همه بیت ها	یک بیت

در عملگرهای شیفت عدد سمت راست مشخص کننده تعداد شیفتها می باشد.

شیفت	عمل	توصیف	نتیجه
چپ	$n <<$	از سمت راست صفر وارد می شود $n$ بیت به راست شیفت می کند	چند بیت
راست	$n >>$	از سمت چپ صفر وارد می شود $n$ بیت به چپ شیفت می کند	چند بیت

سایر عملیات در جدول زیر لیست شده است.

سایر	عمل	توصیف	نتیجه
ماژول	$\%$	محاسبه باقی مانده تقسیم	چند بیت
الحق	$\{\}$	اتصال بیت	چند بیت
تکرار	$\{\} \{\}$	اتصال و تکرار	چند بیت
:?	شرط	If then else	چند بیت

همانطور که قبلاً گفتیم وریلاغ حساس به حروف نیست و عبارات طولانی می توانند در چند سطر نوشته شوند. برای نوشتن توضیحات از  $//$  استفاده می کنیم و برای ایجاد چندین سطر توضیح آنها را بین  $*/$  و  $/*$  قرار می دهیم.

## مفاهیم پایه در وریلاغ

تفاوت زبان های برنامه نویسی نرم افزار و زبان های برنامه نویسی سخت افزار چیست؟

- در زبان های نرم افزاری به صورت ترتیبی (sequential) فکر کنیم. یعنی یک دستور به شرطی اجرا می شود که دستورات قبل از آن تمام شده باشد. اما در سخت افزار (به ویژه در کد ساختاری) به صورت همرونده<sup>۱</sup> فکر می کنیم. یعنی دستورات با هم اجرا می شوند. (اجرای همزمان اجزای سخت افزاری مختلف).
- تفاوت دوم این است که در نرم افزار برای اجرای دستورات زمان<sup>۲</sup> قرار نمی دهیم ولی در سخت افزار از زمان استفاده می کنیم. زیرا مقادیر بین اجزای سخت افزاری از طریق سیم ها و گذرگاهها عبور می کنند و سیم ها به دلیل وجود اثرات خازنی و مقاومتی تاخیرهای متفاوتی دارند. البته همیشه در مقدار دهی وریلاغ از توصیف زمانی استفاده نمی شود.


$A := X$

$B := X$  در نرم افزار

سخت افزار همرونده
 

```


        assign #(4* unit-dalay) a=x;
        assign #(3* unit-dalay) b=x;
    
```



همانطور که در شکل مشاهده می شود  $X$  بطور همرونده به دو ورودی  $a, b$  منتقل می شود ولی به توجه به اینکه فاصله سیمی آنها برابر نیست اثرات خازنی ورودی  $a$  بیشتر است. بنابراین  $X$  یک واحد زمانی تاخیر دیرتر به  $a$  می رسد.

هرگاه در کد وریلاغ در سطح ساختاری کد بنویسیم به صورت همرونده کار می کند اما در سطح رفتاری به صورت ترتیبی کار می کند.


مثال ) مدار زیر را در نظر بگیرید و همرونده سیگنال ها را مشخص کنید. فرض کنید هر گیت تاخیر  $12\text{ns}$  دارد . سپس کد وریلاغ بنویسید که عملکرد مدار را نشان می دهد.



فرض کنید در ابتدا  $a, b, c$  یک باشند و در زمان  $100\text{ns}$   $a=0$  شود. نمودار مربوطه را رسم کنید.

<sup>1</sup> concurrent

<sup>2</sup> Timing



با تغییر  $a$  در زمان ns100 به صفر ورودی های g1 و g2 تغییر میکند و بعد از ۱۲ ns خروجی این گیت ها یعنی  $x$  و  $y$  تغییر میکند(زمان ۱۲ns). یعنی g1 و g2 همروند هستند و در زمان ۱۱۲ns  $x$  و  $y$  تغییر کرده اند. بنابراین ورودی گیت های g3 و g4 تغییر کرده اند و در زمان ۱۲۴ns خروجی  $z$  تغییر کرده اند و g3 و g4 همروند می باشند. چون در زمان ۱۲۴ ns تغییر کرده اند. ورودی g4 تغییر داشته است. خروجی  $z$  در زمان ۱۳۶ns تغییر می کند. بنابراین یک پالس هزارد (ایستای سطح صفر) در خروجی  $z$  داریم.

$$\left. \begin{array}{l} z=1, abc = 111 \\ z=ab+dc \\ z=1, abc = 011 \end{array} \right\} \text{بدون زمان}$$

برنامه وریلág معادل مدار بصورت زیر است:

```

// timescale 1ns/100ps
module Mesal(a,b,c,z);
    input a,b,c;
    output z;
    wire w,x,y;
    assign #12 x=a&b;
    assign #12 w=~a;
    assign #12 y=w&c;
    assign #12 z=x|y;
endmodule

```

**تعريف متغیر ها در Verilog:** قوانین تعریف متغیرها در وریلág مشابه زبان های دیگر است به اضافه موارد زیر:

- اولین کاراکتر حرف می باشد.
- علامت \$ قبل از یک شناسه به عنوان فراخوانی کار های سیستمی و توابع می باشد.
- علامت ` برای راهنمایی کامپایلری است.

` timescale 1ns/100 ps

یک خط توضیح // به صورت زیر است:

/\* توضیحات \*/

اعداد : مقادیر منطقی در وریلگ دارای چهار مقدار هستند. ۰, ۱, z, x

مقدار دهی اعداد با حروف b مبنای ۱۶ - d مبنای ۱۰ - h مبنای ۸ - o مبنای ۵ باینری باشد و ساختار کلی مقداردهی بشكل زیر است.

مقدار بیت ها ' عدد حروف فوق یکی از حروف فوق

X=4'd 5 ۰۱۰۱ = ۵ یعنی متغیر ۴ بیتی است با مقدار

X=8'b 101 => 00000101

X=-8'b 101 => 11111011

X=10'o 752 => 0 111 101 010

X=8'h f => 00001111

X=12'h xf => xxxxxxxx1111


مثال: همانطور که گفتیم برای چک کردن عملکرد یک مدار باید برای آن تست نوشت با توجه به مطالب گفته شده یک نمونه تست دیگر برای فلیپ فلاپ بصورت زیر است:

The screenshot shows the ModelSim PE interface. On the left, the Project Explorer displays a folder named 'test' containing several files: 'dectest.v', 'FA02.v', 'Verilog 3', 'Verilog 2', and 'Dec2BTL.v'. The 'dectest.v' file is currently selected. On the right, the Script Editor window shows the following VHDL code:

```
//  
timescale 1ns/100ps  
module flipfloptester;  
reg d,clk,reset; wire q;  
flip flop U1(d,clk,reset,q);  
initial begin  
d=0; #250 d=1; #400 d=0; #250 d=1; #400 d=0;  
end  
initial begin  
reset <= 0;reset <= #600 1;reset <= #1100 0;  
end  
initial begin  
clk=0; #1500 $stop;  
end  
always begin  
#0; clk=~clk; #100;  
end  
endmodule
```

Below the editor, the Transcript window shows the compilation message: '# Compile of dectest.v was successful.'

وقتی در یک ماژول تست چند بلوک initial و always نوشته می شوند بصورت همرونده اجرا می شوند و داخل آنها وابسته به نوع نوشتار است. اگر در مقدار دهی از عملگر = استفاده شود مقدار دهی ترتیبی است و اگر از عملگر =< استفاده شود مقدار دهی همرونده است. بنابراین موج ایجاد شده روی d, clk, reset بصورت زیر خواهد بود:




خروجی که مشاهده می کنید نتیجه شبیه سازی تست در نرم افزار modelsim می باشد. همانطور که مشاهده می شود کلاک در زمان ۰ یک می شود و هر ۱۰۰ نانو ثانیه متمم می شود.



## فصل چهارم توصیف ساختاری سخت افزار

نکات سطح ساختاری:

۱. دستورات Verilog به صورت همرونده اجرا می شوند.
۲. سیگنال های زمانی در طراحی مدار استفاده می شود.
۳. ساختار های آماده ای Verilog در این سطح شامل گیت های (and,nand,or,xor,xnor,not,buf) می باشد.




مثال: توصیف ساختاری برای محاسبه ای عبارت  $z = a' \cdot (bc)'$  را بنویسید؟



نکته: به جای `strong` میتوان `highz0,weak0,pull0,supply0` را نیز نوشت.

مثال: یک مقایسه گر تک بیتی طراحی کنید که قابل توسعه باشد؟



$$a-gt-b = ab' + ab \cdot gt + a'b' \cdot gt = a \cdot gt + ab' + b' \cdot gt$$

$$a-eq-b = a'b' \cdot eq + ab \cdot eq$$

$$a-lt-b = a'b + a'b' \cdot lt + ab \cdot lt = a'b + b \cdot lt + a' \cdot lt$$


تبديل عبارات به :NAND

$$a\_gt\_b = a \cdot gt + a'b' + b' \cdot gt = ((a \cdot gt)' \cdot (a'b')' \cdot (b' \cdot gt)')'$$

$$a\_eq\_b = a \cdot b \cdot eq + a'b' \cdot eq = ((a \cdot b \cdot eq)' \cdot (a'b' \cdot eq)')'$$

$$a\_lt\_b = a'b + b \cdot lt + a' \cdot lt = ((a'b)' \cdot (b \cdot lt)' \cdot (a' \cdot lt)')'$$

شكل مدار بصورت زير است:



با توجه به شكل مدار کد وريلag ساختاري آن بصورت زير است:

ModelSim ALTERA STARTER EDITION 10.1b

```



File Edit View Compile Simulate Add Source Tools Layout Bookmarks Window Help
C:/altera/12.1/modelsim_ase/bit_comparator.v (/test_nibble_comparator/u1/c3) - Default
Ln# 1
1 `timescale 1ns/1ns
2 module bit_comparator(a,b,gt,eq,lt,a_gt_b,a_eq_b,a_lt_b);
3 input a,b,gt,eq,lt;
4 output a_gt_b,a_eq_b,a_lt_b;
5 wire im[1:10];
6 not #(4) g0(im[1],a);
7 not #(4) g1(im[2],b);
8 nand #(5) g2(im[3],a,gt);
9 nand #(5) g3(im[4],a,im[2]);
10 nand #(5) g4(im[5],im[2],gt);
11 nand #(6) g5(a_gt_b,im[3],im[4],im[5]);
12 nand #(6) g6(im[6],a,b,eq);
13 nand #(6) g7(im[7],eq,im[2],im[1]);
14 nand #(5) g8(a_eq_b,im[6],im[7]);
15 nand #(5) g9(im[8],im[1],b);
16 nand #(5) g10(im[9],b,lt);
17 nand #(5) g11(im[10],im[1],lt);
18 nand #(6) g12(a_lt_b,im[8],im[9],im[10]);
19 endmodule

```

Transcript test\_nibble\_comparator.v Library Project sim Objects nibble\_comparator.v bit\_comparator.v

Ln: 1 Col: 0 Project : bit\_comparator Now: 550 ns Delta: 0 sim:/test\_nibble\_comparator/#INITIAL#9

استفاده از bit comparator و طراحی یک مقایسه گر ۴ بیتی:



ModelSim ALTERA STARTER EDITION 10.1b

```


File Edit View Compile Simulate Add Source Tools Layout Bookmarks Window Help
C:/altera/12.1/modelsim_ase/nibble_comparator.v (/test_nibble_comparator/u1) - Default
Ln# 1
1 module nibble_comparator(a,b,gt,eq,lt,a_gt_b,a_eq_b,a_lt_b);
2 input[3:0] a,b;
3 input gt,eq,lt;
4 output a_gt_b,a_eq_b,a_lt_b;
5 wire im[0:8];
6 bit_comparator c0(a[0],b[0],gt,eq,lt,im[0],im[1],im[2]);
7 bit_comparator c1(a[1],b[1],im[0],im[1],im[2],im[3],im[4],im[5]);
8 bit_comparator c2(a[2],b[2],im[3],im[4],im[5],im[6],im[7],im[8]);
9 bit_comparator c3(a[3],b[3],im[6],im[7],im[8],a_gt_b,a_eq_b,a_lt_b);
10 endmodule

```

Transcript test\_nibble\_comparator.v Library Project sim Objects nibble\_comparator.v

- برای ساخت یک مقایسه گر ۴ بیتی می‌بایست چهار بار یک مقایسه گر تک بیتی را فراخوانی نمود.
- برای ساخت مقایسه گر ۸ بیتی نیز می‌توان یا ۸ بار مقایسه گر تک بیتی را فراخوانی کرد و یا دو بار مقایسه گر ۴ بیتی را فراخوانی کرد.
- Wire را می‌توان در قالب آرایه نیز تعریف کرد.
- نحوه ساخت و کار این مدار موافق است.

نوشتن تست برای مقایسه گر ۴ بیتی:



```


ModelSim ALTERA STARTER EDITION 10.1b
File Edit View Compile Simulate Add Source Tools Layout Bookmarks Window Help
C:/altera/12.1/modelsim_ase/test_nibble_comparator.v (/test_nibble_comparator) - Default
Ln#
1 `timescale 1ns/1ns
2 module test_nibble_comparator;
3 # reg[3:0] a, b;
4 # supply0 gt,lt;
5 # supply1 eq;
6 wire a_gt_b,a_eq_b,a_lt_b;
7 nibble_comparator u1(a,b,gt,eq,lt,a_gt_b,a_eq_b,a_lt_b);
8 initial
9 begin
10 a= 4'd0;b=4'd0;
11 #50 a=4'd15; b=4'd14;
12 #50; #50 a=4'd14;b=4'd15;
13 #50; #50 a=4'd10;
14 #50 a=4'd0; b=4'd15;
15 #50 a=4'd15; #50 a=4'd0;
16 #50 b=4'd0; #50 a=4'd15;
17 #50 $finish;
18 end
19 endmodule

```

مقادیر اختصاص داده شده به a, b بصورت جدول زیر می‌باشد.

Time -ns	a	B
0	0	0
50	15	14
100	15	14
150	14	15
200	14	15
250	10	15
300	0	15
350	15	1
400	0	15
450	0	0
500	15	0
550	end	End

خروجی سیگنال ها تا زمان ۵۵۰ نانو ثانیه بصورت نمودار زیر است:




### تمرین ۱:

۱. توصیف ساختاری یک فول اددر را با استفاده از گیتهای ارایه شده بنویسید.
۲. توصیف ساختاری یک جمع کننده ۸ بیتی را با استفاده از فول اددر طراحی شده بنویسید.
۳. یک جمع کننده ۸ بیتی با استفاده از گیتهای  $\text{xor}$  و جمع کننده ۸ بیتی طراحی کنید.

طراحی یک فلیپ فلاب در سطح ساختاری، طراحی یک مدار ترتیبی در سطح ساختاری:

طراحی فلیپ فلاب: **S\_R**



ماژول:

```

//sr latch
*timescale 1ns/100ps
module sr_latch(s,r,c,q);
input s,r,c;
output q;
wire im1,im2,im3;
nand #(5)
g1(im1,s,c);
g2(im2,c,r);
g3(q,im1,im3);
g4(im3,q,im2);
endmodule



```

کلاک سطح بالا


\*\*\*طراحی فلیپ فلاپ d با استفاده از sr:\*

برای رسم فلیپ فلاپ d کافیست که ورودی d را به s و dbar را به r در فلیپ فلاپ sr بدهیم.

نکته: در کتاب وریلگ ورودی را با  $\square$  و خروجی را با  $\blacksquare$  نمایش میدهند.



مدار مقایسه کننده سریال با استفاده از مقایسه کننده هشت بیتی با بار موازی:




```

1 // 
2 *timescale 1ns/100ps
3 module old_new_comparator(i,clk,gt_compare,eq_compare,lt_compare);
4   input [7:0] i;
5   input clk;
6   output gt_compare,eq_compare,lt_compare;
7   wire [7:0] conl;
8   supply1 vdd;
9   supply0 gnd;
10  byte_latch(i,clk,conl);
11  byte_latch(conl,i,gnd,vdd,gnd,gt_compare,eq_compare,lt_compare);
12 endmodule
13

```

طراحی بایت لج: ۸ بار فراخوانی d-latch که تک بیتی است:




```

1 //
2 *timescale 1ns/100ps
3 module byte_latch(di,c,q);
4   input [7:0] di;
5   input c;
6   output [7:0] q;
7   d_latch c7(di[7],c,q[7]);
8   d_latch c6(di[6],c,q[6]);
9   d_latch c5(di[5],c,q[5]);
10  d_latch c4(di[4],c,q[4]);
11  d_latch c3(di[3],c,q[3]);
12  d_latch c2(di[2],c,q[2]);
13  d_latch c1(di[1],c,q[1]);
14  d_latch c0(di[0],c,q[0]);
15 endmodule
16



```

استفاده از فلیپ فلاب master-slave برای طراحی کلاک لبه پایین رونده و بالا رونده:

اگر دو تا فلیپ فلاب sr را کنار هم بگذاریم و به یکی clk را وصل کنیم و به دیگری clk' در اینصورت کلاک با لبه ایجاد می شود اگر به فلیپ فلاب master کلاک و به clk' slave وصل شود لبه پایین رونده ایجاد می شود و اگر به clk' master و به clk' slave متصل شود لبه بالارونده ایجاد می شود.



نمودار زمانی:



## فصل ۵: سازماندهی طراحی

تعريف تابع<sup>۱</sup>

```
Function    ;اسم تابع
    ;تعریف ورودی‌ها
Begin
    بدن تابع
    خروجی=اسم تابع
End
End function
```


مثال: طراحی مقایسه گر تک بیتی با تابع:

$$a_{gt\_b} = a \cdot gt + a' \cdot b' \cdot gt$$

$$e_{eq\_b} = a \cdot b \cdot eq + a' \cdot b' \cdot eq$$

$$a_{lt\_b} = a' \cdot b + b \cdot lt + a' \cdot lt$$

برای طراحی مقایسه گر دو تابع با نام های `feq` (equal) و `fgl(greater-less)` تعریف می کنیم و سپس آنها را برای محاسبه سه خروجی صدا میزنیم.



```
//timescale 1ns/100ps
module bit_comparator(a,b,gt,eq,lt,a_gt_b,a_eq_b,a_lt_b);
function fgl;
    input w,x,gt;
    begin
        fgl=w&gt|~x& g1|w& ~x;
    end
end function
function feq;
    input w,x,eq;
    begin
        feq=w&x&eq|~w&~x&eq;
    end
end function
input a,b,gt,eq,lt;
output a_gt_b,a_eq_b,a_lt_b;
assign #12 a_gt_b = fgl(a,b,gt);
assign #12 a_eq_b = feq(a,b,eq);
assign #12 a_lt_b = fgl(b,a,lt);
endmodule
```

- برای محاسبه بزرگتر بودن  $a$  از  $b$  می باشد و با جابجایی  $a, b$  و صدا زدن آن  $a$  کوچکتر از  $b$  بدست می آید.
- تاخیر تابع صفر می باشد. به همین خاطر تابع را با تاخیر زمانی ۱۲ واحد فراخوانی کرده ایم.

<sup>1</sup> function

## دو نوع task داریم:

- ۱- سیستمی که task های موجود سیستمی را فراخوانی می کنیم.
- ۲- کاربر: که توسط برنامه نویس تولید و فراخوانی می شود.

روش دیگر نوشتن تست Task: nibble-comparator  
یک فایل (notepad) برای مقادیر a ایجاد و نام avalues.dat را می گذاریم. همچنین یک فایل برای مقادیر b ایجاد و نام bvalues.dat را می گذاریم. حالا یک تست می نویسیم که این دو فایل را صدا بزند.

a	b
0	0
F	E
F	E
E	F
E	F
A	F
0	F
F	F
0	F
O	f
f	0

Avalues.dat

bvalues.dat

```
//  
timescale 1ns/100ps  
module test_nibble_comparator;  
reg[3:0] a,b;  
supply0 gt,lt;  
supply1 eq;  
wire a_gt_b,a_eq_b,a_lt_b;  
reg[4:1] atable[11:1], btable[11:1];  
integer i;  
nibble_comprator(a,b,gt,eq,lt,a_gt_b,a_eq_b,a_lt_b);  
initial begin  
$readmemh("avalue.dat",atable);  
$readmemh("bvalue.dat",btable);  
for(i=1;i<11;i=i+1)  
begin  
a=atable[i];  
b=btable[i];  
#50;  
end  
end  
endmodule
```

برای ذخیره فایلها می توان از پسوند .txt استفاده کرد.

- لازم نیست که آرایه های table را داخل کد دقیقا هم اندازه فایل های اصلی تعریف کنیم، می توان یک فایل هزارتایی داشت ولی فقط ۱۰ تای آنرا در قالب values استفاده کنیم.

- Readmemh(file name,array name,start index,end index)
- اگر گذاشته نشوند کل فایل readmemh values خوانده می شود.

ساختار task

Task کار;

Task تعریف ورودی و خروجی;

Begin:name

بندنه task


End

End task

---

مثال: ایجاد یک تست برای nibble-comparator به طوری که اعداد تصادفی را خود سیستم برای ما تولید کند.

تولید ۱۱ عدد تصادفی با task تعریف شده توسط کاربر:



```

timescale 10ns/1ns
module test_nibble_comparator;
reg[3:0] a,b;
supply0 gt,lt;
supply1 eq;
wire a_gt_b,a_eq_b,a_lt_b;
reg[4:1] atable[11:1], btable[11:1];
integer i;
nibble_comparator U1(a,b,gt,eq,lt,a_gt_b,a_eq_b,a_lt_b);
initial
begin
    for(i=1;i<11;i=i+1)
    begin
        generate_data(a,b);#50;
    end
end
task generate_data;
output[3:0] target1,target2;
begin: rangen
reg[7:0] values;
values = $random;
target1=values[7:4];
target2=values[3:0];
end
end task
endmodule

```

- می توان task را در فایلی به اسم f1.v بنویسیم و سپس در بالای module f1.v با کمک initial فراخوانی اش کنیم.
- می توانستیم به جای تعریف متغیر values یکجا به target ها با کمک random مقدار دهیم.

## تمرین ۲:

1. یک تابع برای ایجاد نقلی خروجی یک تمام جمع کننده (FA) بنویسید.
2. یک تابع برای ایجاد sum خروجی یک تمام جمع کننده بنویسید.

۳. با استفاده از عبارات بولی ، یک تابع به نام inc-bit را بنویسید که ورودی آن ۴ بیتی و به مقدار ورودی یک واحد افزایش دهد.

## فصل ۶ تعریف انواع

انواع پورتها می‌تواند input, output, inout باشد. برای تعریف پورت‌های ورودی و خروجی از reg نیز می‌توان استفاده کرد. مقدار نوع reg را می‌توان به inout انتساب داد.

```
input a1;  
Input a2;  
A1=a2;
```

تعریف پارامتر:

```
Parameter delay 5;
```

برای تعریف زمان، توان و اندازه می‌توان استفاده کرد.

تبديل نوع: اگر یک متغیر real از integer مقدار بگیرد به نزدیکترین عدد صحیح گرد می‌شود. نوع reg را نیز می‌توان در real قرار داد ولی در real مقادیر x,z نداریم، به جای آنها صفر می‌گذاریم.

```
Real a1;  
Rega2='x';  
A1=a2;  
A1='0';
```

نوع دیگر: wor, wire , signal: برای تعریف سیم و متغیرهای میانی

تعریف بردار(آرایه):

```
Wor[7:0] abus, bbus;
```


```
Reg[15,0] breg;
```

سمت چپ‌ترین بیت (با ارزش‌ترین بیت)


کم ارزش‌ترین بیت

مقدار دهی: طبق ادامه مثال بردار:


```
Abus[4]=1'b0
```



```
Bbus[3]=breg[9];
```



breg




bbus

اگر از محدوده خارج شویم  $\times$  برمیگردد.


حافظه:

Reg[word reg] mem[memory reg]

Ex) reg mem1k[0:1023]



Ex) reg[7:0] mema[0:1023]



میتوان با اندیس به خانه های حافظه اشاره کرد، اما نمیتوان چند کامه حافظه را در یک زمان استفاده کرد: چون حافظه فقط یک گذرگاه داده دارد:

Mem1k[10] نوشتاب درست هست

Mem1k[10:20] نوشتاب غلط دسترسی به چند خانه حافظه بطور همزمان

Mema[100] نوشتاب درست هست

Mema[100:101] نوشتاب غلط دسترسی به چند خانه حافظه بطور همزمان

Bbus=mema[20]; محتوای خانه ۲۰ حافظه mema در bbus قرار می‌گیرد

- در مقدار دهی، اگر متغیر کوچکتر در بزرگتر، قرار گیرد، بخش پر ارزش، صفر می‌شود.
- اگر متغیر بزرگتر در کوچکتر قرار گیرد، بخش پر ارزشتر برش می‌خورد.

Wire[3:0] a;

Wire [5:0] aa;

اگر مقدار اولیه  $aa=001110$  در اینصورت:

Assign a=aa;>>>>>a=1110

اگر مقدار a=0110 آنگاه

Assign aa=a;>>>>>aa=000110

## فصل ۷: طراحی مدارات در سطح رفتاری

در مواردی مثل توابع - کارها- برنامه های تست - ثبات ها و ماشین های حالت می توان از سطح رفتاری استفاده کرد.

در سطح رفتاری بدن به صورت زیر روال (procedure) می باشد و به صورت زیر است:

Always Begin  دستورات end	Always  یک دستور
initial Begin  دستورات end	initial  یک دستور

رفتاری یا باید داخل initial , always باشد تمام تستها رفتاری بودند.

دستورات initial یکبار تکرار و دستورات always بینهایت تکرار می شود(چند بار). دستورات داخل بدن always خط به خط اجرا می شوند (ترتیبی) و در زمان صفر شروع به اجرا می کنند اگر تاخیر نداشته باشند. اما چند بلوک initial و always به صورت همرونده اجرا می شوند.

: مثال

```
Always                                         A=0,b=1


  Begin
    #5;
    a=^a;
    b=^b;
  end

  initial
    begin
      #5
      a=^a;
      b=^b;
    end
```

```

1  `timescale 10ns/1ns
2  module test1;
3      reg a,b;
4  initial a=0;
5  always
6  begin
7      #5
8      a=~a;
9      b=~a;
10 end
11 endmodule


```



```

1  `timescale 10ns/1ns
2  module test1;
3      reg a,b;
4  initial a=0;
5  always
6  begin
7      #5
8      a<=~a;
9      b<=~a;
10 end
11 endmodule

```



'timescale 1ns/100ps  
initial  
begin  
#1  
a<= #4 0;  
b<= #2 1;  
end


ModelSim ALTERA STARTER EDITION 10.1b

File Edit View Compile Simulate Add Source Tools Layout Bookmarks Window

C:/altera/12.1/modelsim\_ase/try.v (try) - Default

Ln#	
1	`timescale 10ns/1ns
2	module try;
3	reg a,b;
4	initial
5	begin
6	a=0; b=1; end
7	always
8	begin
9	#5;a=~a;
10	end
11	always
12	begin
13	#3;b=~b;
14	end
15	endmodule

Transcript x try.v x Objects x Library x Project x sim x Wave x



دستورات کنترل زمانی:

#Time : به اندازه time صبر می کند.

#(time-expression) : به اندازه عبارت t-e صبر می کند.

@Variable : منتظر تغییر متغیر می ماند.

@(Variable or expression) : منتظر تغییر متغیر در عبارت یا متغیر می ماند.

@(posedge Variable or expression) : منتظر تغییر صفر به یک عبارت یا متغیر می ماند.


@(negedge Variable or expression) : منتظر تغییر یک به صفر عبارت یا متغیر می ماند.

@(event1 or event2 or ...) : منتظر تغییر یکی از رخدادها می ماند.

Wait(expression) : تا زمانی که عبارت غلط است منتظر می ماند.

Wait(a) : تا زمانی که a=0 است منتظر است به محض اینکه a=1 شود از انتظار خارج میشود.

## مثال سطح رفتاری :ff-sr



```
1  `timescale 1ns/100ps
2  module d_sr_ff(d,set,rst,clk,q,qb);
3  input d,set,rst,clk;
4  output q,qb;
5  reg q,qb,state;
6  parameter sq_delay=6,rq_delay=6 ,cq_delay=6;
7  always@ (posedge clk or posedge rst or posedge set)
8  begin
9    if(set)begin
10      state=#sq_delay 1;
11    end else if(rst)
12    begin
13      state=#rq_delay 0;
14    end else if(clk)
15    begin
16      state=#cq_delay d;
17    end
18  end
19  always@( state)
20  begin
21    q=state    ;
22    qb=~state ;
23  end
24  endmodule
```

طريقه نوشتن :case

در توابع و تسك ها و always initial قابل استفاده است.

```
case(expression)
1:statement;
2:statement ;
...
N :statement ;
defult :statement ;
endcase
```

در case عبارت می تواند مقادیر صفر و یک داشته باشد.

اگر از case X استفاده کنیم مقادیر Z, Y, X نیز اضافه می شود.

اگر از case Z استفاده کنیم مقدار Y نیز اضافه می شود.

نوشتن حلقه: ۴ روش برای نوشتن حلقه وجود دارد:

۱: استفاده از `:forever`

Initial forever	=	always
Begin		begin
بدنه یا چند دستور		

End

۲: استفاده از `repeat(expression)`

```
always
begin
repeat(5)@(posedgeclock); //5 iterations delay
areg=abus;
end
```

عبارت `@(posedge clock)`، ۵ بار تکرار می‌شود.


۳: حلقه `:while`

```
While(expression)
Begin
...
end
```

۴: حلقه `:for`

```
for( initial_assignment; expression; step_assignment )
Begin
...
end
```

مثال: توصیف رفتاری یک تشخیص دهنده رشته ۱۰۱۱ را بنویسید؟ با استفاده از ماشین حالت دیاگرام تشخیص این رشته را رسم می‌کنیم. سپس کد مربوط به آن را می‌نویسیم. (مدل مور تغییر روی خروجی به حالت وابسته است بنابراین با تغییر کلاک خروجی تغییر می‌یابد).




```

`timescale 1ns/100ps
module moore_detector(x,clk,z);
input x,clk;
output z;
reg[2:0] current; reg z;
parameter[2:0]reset=0,got1=1,got10=2,got101=3,got1011=4;
initial current = reset;
always@(posedge clk)
    case(current)
        reset: begin
            if(x==1)      current = got1;
            else          current = reset;
            z=0;
        end
        got1: begin
            if(x==0)  current = got10;
            else      current = got1;
            z=0;
        end
        got10:begin
            if(x==1)  current = got101;
            else      current = reset;
            z=0;
        end
        got101:begin
            if(x==1)
                begin
                    current = got1011;
                    z=1;
                end
            else
                begin
                    current = got10;
                    z=0;
                end
        end
        endcase
endmodule

```


مثال: توصیف رفتاری تشخیص دهنده ۱۰۱ به مدل میلی: در مدل میلی خروجی وابسته به ورودی است. در این مدل تنها با تغییر حالت خروجی عوض نمی‌شود بلکه با تغییر در ورودی بدون وابستگی به کلاک تغییر اعمال می‌شود.



Ln#	
1	`timescale 1ns/100ps
2	module asynch_reset_detector(x,r,clk,z);
3	input x,r,clk;
4	output z;
5	reg[1:0] nxt,present;
6	reg z;
7	parameter a=0, b=1, c=2;
8	initial nxt = a;
9	always @(posedge clk or posedge r)
10	begin:registering
11	if(r==1) present = a;
12	else present = nxt;
13	end
14	always @(present or x)
15	begin:combinational
16	z=0;
17	case(present)
18	a:
19	if(x==0) nxt = a;
20	else nxt = b;
21	b:
22	if(x==0) nxt = c;
23	else nxt = b;
24	c:
25	if(x==0) nxt = a;
26	else nxt = b;
27	default:
28	nxt = a;
29	endcase
30	if(present == c && x==1) z=1;
31	end
32	endmodule

مثال: پیاده سازی دست تکان دهی<sup>۱</sup>: ارتباط غیر همزمان<sup>۲</sup> بین سیستمها توسط دست تکان دهی انجام می شود. دست تکان دهی یعنی سیگنالهایی که بین دو سیستم انجام می شود. وقتیکه یک سیستم داده هایی را برای انتقال به سیستم دیگر آماده می کند، فرستنده گیرنده را آگاه می کند که داده آماده است. وقتیکه گیرنده داده ها را می پذیرد به فرستنده دریافت آنها را اطلاع می دهد.

<sup>1</sup> handshaking  
<sup>2</sup> asynchronous




سیستم A بعد از آماده شدن عملیات زیر را انجام می دهد:

- $=\text{Data-lines}$  داده های آماده شده روی آن قرار داده می شود.
- $\text{Data-ready}=1$
- منتظر لبه مثبت accepted می شود.
- $\text{Data-ready}=0$

:B سیستم

- منتظر لبه مثبت data-ready می شود .
- $\text{Accepted}=1$
- داده ها را پردازش می کند.
- منتظر لبه منفی data-ready می شود .
- $\text{Accepted}=0$

مثال: فرض کنید سیستم A دارای خط داده 4 بیتی و سیستم B دارای خط داده 16 بیتی است یک مدار رابط طراحی کنید که به روش دست تکان دهی بین این دو ارتباط برقرار کند؟



```

1 `timescale 1ns/100ps
2 module system_i(in_data,out_data,in_ready,out_ready,in_recieved,out_recieved);
3   input[4:0] in_data;           input in_ready,out_recieved;
4   output[10:0] out_data;       output out_ready,in_recieved;
5   reg[10:0] out_data;         reg out_ready,in_recieved;
6   reg[4:0] word_buffer[4:0];  reg buffer_full,buffer_picked;
7   reg[1:0] i;
8   initial begin i=0; end
9   always begin: atalk
10     @(posedge in_ready);
11     word_buffer[i] = in_data;
12     if(i==4) begin
13       buffer_full = 1;
14     @(posedge buffer_picked);
15     buffer_full = 0;
16     i = 0;
17     end else i=i+1;
18     in_recieved = 1;
19     @(negedge in_ready);
20     in_recieved = 0;
21   end
22   always begin: b_talk
23     wait(buffer_full);
24     out_data={word_buffer[4],
25               word_buffer[3],
26               word_buffer[2],
27               word_buffer[1]};
28     buffer_picked = 1;
29     @(negedge buffer_full);
30     buffer_picked = 0;
31     out_ready = 1;
32     @(posedge out_recieved);
33     out_ready = 0;
34   end
35 endmodule

```

برنامه تست برای مساله دست تکان دهی:

```

`timescale 1ns/1ns
module test_system_interface;
    reg [4:0] a_data;
    reg a_ready;
    wire a_received;
    wire [10:0] b_data;
    wire b_ready;
    reg b_received;
    integer i,seed;
    system_i u1(a_data, b_data, a_ready, b_received, a_received, b_ready);
initial begin
    for (i=1;i<=10; i=i+1) seed<=(i*4) i;
    a_ready='0;b_received='0;
    #10 $stop;
end
//this models system_a
always begin
    a_data=$random (seed);
    repeat (4) begin
        #1 a_data=~a_data[4],a_data[4:0];
        a_ready='1;
        @(posedge a_received);
        #1 a_ready='0;
    end
end
//this models system_b
always begin
    @(posedge b_ready);
    #1 b_received='1;
    @(negedge b_ready);
    #1 b_received='0;
end
endmodule


```

ضمیمه:

قصد داریم دو مثال را توسط نرم افزار modelsim پیاده سازی کنیم تا شما نحوه‌ی کار با این نرم افزار را نیز بیاموزید. پس در ابتدا به سراغ آموزش نرم افزار modelsim می‌رویم.


## ✓ آموزش modelsim

مراحلی که برای پیاده سازی و اجرا گرفتن از یک کد باید طی کنیم به شکل زیر است:




برای ایجاد پروژه جدید به صورت زیر عمل کنید:

File ⇒ New ⇒ Project




سپس پنجره‌ای باز خواهد شد که در قسمت Project Name، نام پروژه و در قسمت Location محل ذخیره پروژه را مشخص می‌کنید و بعد دکمه OK را می‌زنید و پنجره زیر باز می‌شود:



## ۱. انتخاب : Create New File

بعد از کلیک بر روی Create New File صفحه زیر باز می شود که در آن زبان برنامه نویسی و نام فایل خود را انتخاب می کنید . اگر زبان برنامه نویسی خود را VHDL انتخاب کنید ، فایلی با پسوند vhd . ایجاد می کند و اگر زبان Verilog را انتخاب کنید ، فایلی با پسوند v . ایجاد می کند که ما با زبان Verilog کار می کنیم .



بعد از OK کردن ، فایل شما در WorkSpace ⇔ Project اضافه می شود. حال با دوبار کلیک بر روی نام فایل ( مثل FA.v ) ، صفحه ای باز می شود که کد را داخل آن می نویسیم و در انتهای Save می کنیم .


```

1 module FA(a,b,cin,sum,cout);
2   input a,b,cin;
3   output sum,cout;
4   wire c,f,g,h;
5   xor #(5)(c,a,b);
6   xor #(5)(sum,c,(cin));
7   and #(6)(f,a,b);
8   and #(6)(g,a,(cin));
9   and #(6)(h,(cin),b);
10  or(cout,f,g,h);
11 endmodule
12
13

```

در مرحله بعد باید کد خود را **Compile** کنیم تا از نظر اصول برنامه نویسی Verilog یا VHDL چک شود. در صورتی که کد شما اشکالی نداشته باشد ، شما را با پیغامی که در Transcript می گذارد ، آگاه میکند.

برای این کار دو راه دارید ، می توانید روی فایل راست کلیک کرده و گزینه **i** Compile را بزنید و یا گزینه **Compile** را از نوار ابزار انتخاب کنید :




اگر شما موفقیت آمیز باشد در قسمت Transcript به رنگ سبز نشان داده می شود و اگر خطای داشته باشد به رنگ قرمز نشان داده می شود که اگر روی آن دو بار کلیک کنید می توانید از نوع و محل خطای آگاه شوید .

```


# Loading project Test
# reading C:\CAD_TOOLS\Modeltech_6.0\win32\..\modelsim.ini
# Loading project test
# Compile of FA.v failed with 1 errors.
# Compile of FA.v failed with 1 errors.
# Compile of FA.v was successful.
# Compile of FA.v was successful.


```

بعد از عمل **Compile** نوبت **Simulation** است.




حال نوبت آن است که Port های ورودی را مقداردهی کنیم . با کلیک راست بر روی هر کدام از object های موجود و با انتخاب Clock و یا Force می توانیم آن ها را مقداردهی کنیم .(در بعضی object را روی object کلیک راست کنید و بعد در پنجره باز شده دوباره روی کلیک راست کرده و سپس Clock و یا Force را انتخاب می کنیم .)







بعد از اینکه object های ورودی را مقداردهی کردید ، نوبت آن است که موج خروجی را ببینید . برای این کار به این روش عمل کنید : راست کلیک روی نام فایل --> Add to Wave --> Add که با کلیک بر روی Wave ، پنجره Add to Wave باز می شود .



حال با کلیک بر روی Run ، موج خروجی را به اندازه‌ی زمانی که تعریف شده است ( به طور پیش فرض 100ns ) رسم می کند و با فشار مجدد ، به اندازه آن زمان دوباره رسم می کند .




اگر در زمان Run خواستید مقدار یک سیگنال را تغییر دهید می توانید بر روی آن در صفحه Wave کلیک راست کنید و Force را انتخاب کنید.



## ۲. انتخاب : Add Existing File


همان طور که قبلاً گفتیم زمانی که یک پروژه ایجاد میکنیم ، پنجره زیر باز میشود :



که در قسمت قبل انتخاب Create New File را به طور کامل توضیح دادیم. زمانی از گزینه‌ی Add Existing File استفاده می‌کنیم که بخواهیم برنامه‌هایی که قبلاً نوشته ایم را به پروژه اضافه کنیم و از آنها استفاده کنیم تا مجبور نباشیم یک بار دیگر آن‌ها را بنویسیم. با کلیک بر روی Add Existing File پنجره‌ی Browse را می‌بینیم و برنامه‌هایی را که قبلاً نوشتمیم که پسوند .v. دارند را انتخاب کرده و OK می‌کنیم.

حال در پنجره Project فایل‌ها را می‌بینید که در قسمت statues آن‌ها علامت سوال وجود دارد که یعنی هنوز Compile نشده‌اند. همان‌طور که قبلاً هم توضیح داده بودیم، آنها را Compile کرده و باقی مراحل هم (... , simulation) مانند قبل می‌باشد.


**مثال ۱)** یک مدار طراحی کنید که دو عدد ۴ رقمی BCD را با هم جمع کند.



حل) برای حل این سوال، باید ۴ فایل ایجاد کنیم:

:Full Adder

-1



Screenshot of ModelSim interface showing a project named '\_adder/BCD\_ADDER'. The project tree shows files: bcd4bit.v, bcdadder.v, nibblefulladder.v, and fulladder.v. The fulladder.v file is selected. The code editor displays the Verilog code for a full adder module:

```

C:/modeltech64_10.1c/examples/MY_bcd_adder/wor
Name Status Ln#
bcd4bit.v ✓ 2
bcdadder.v ✓ 3
nibblefulladder.v ✓ 4
fulladder.v ✓ 5
module fa(a,b,cin,s,cout);
    output s,cout;
    input a,cin,b;
    wire w1,w2,w3;
    xor #(5) g1(w1,a,b);
    and #(5) g2(w2,a,b);
    xor #(5) g3(s,w1,cin);
    and #(5) g4(w3,w1,cin);
    and #(5) g5(cout,w3,w2);
endmodule

```


The transcript window shows successful compilation messages:

```

# Compile of fulladder.v was successful.
# Compile of fulladder.v was successful.

```

۳- جمع کننده ۴ بیتی ( با استفاده از ۴ عدد Full Adder )




Screenshot of ModelSim interface showing a project named '\_adder/BCD\_ADDER'. The project tree shows files: bcd4bit.v, bcdadder.v, nibblefulladder.v, and fulladder.v. The nibblefulladder.v file is selected. The code editor displays the Verilog code for a nibble full adder module:

```


Name Status Ln#
bcd4bit.v ✓ 1 // 
bcdadder.v ✓ 2
nibblefulladder.v ✓ 3
fulladder.v ✓ 4
module nibblefa(a,b,cin,s,cout);
    input[3:0] a,b;
    input cin;
    output[3:0]s;
    output cout;
    wire[2:0]w;
    fa f0(a[0],b[0],cin,s[0],w[0]);
    fa f1(a[1],b[1],w[0],s[1],w[1]);
    fa f2(a[2],b[2],w[1],s[2],w[2]);
    fa f3(a[3],b[3],w[2],s[3],cout);
endmodule

```

جزوه درس طراحی خودکار سیستم های دیجیتال Simulate



۳- جمع کننده ۴ بیتی BCD




```
R + X C:/modeltech64_10.1c/examples/MY_bcd_adder/work/bcd4bit.v - Default
Name
bcd4bit.v
bcdadder.v
nibblefulladd.v
fulladder.v
Ln#
1 //bcd for 4 bit
2
3 module BCD4(a,b,cin,s,cout);
4   input [0:3] a,b;
5   input cin;
6   output [0:3] s;
7   output cout;
8   wire [0:3] z;
9   wire k,w1,w2;
10  supply0 gnd;
11  fa4 f1({a[0],a[1],a[2],a[3]},{b[0],b[1],b[2],b[3]},cin,{s[0],s[1],s[2],s[3]},cout);
12  fa4 f2({z[0],z[1],z[2],z[3]},{gnd,cout,cout,gnd},{s[0],s[1],s[2],s[3]},cout);
13  and#(5)
14    g1(w1,z[3],z[1]);
15    g2(w2,z[3],z[2]);
16  or#(8)
17    g3(cout,k,w1,w2);
18 endmodule
19
```

۴- جمع کننده ۱۶ BCD بیتی ( با استفاده از ۴ عدد جمع کننده ۴ بیتی ) ( شکل صورت مثال )

مثال ۲ ) یک شیفت رجیستر ۸ بیتی با قابلیت بار موازی طراحی کنید که قابلیت های شیفت را داشته باشد .

S 1	S 0	عمل
0	0	بلا تغییر
0	1	شیفت راست
1	0	شیفت چپ
1	1	بار موازی از ورودی




برای حل این مثال باید سه فایل ایجاد کنیم :

۱. مالتی پلکسر ۴\*۱
۲. D فلیپ - فلاپ
۳. Shift - register

در Shift - register باید هر کدام از مالتی پلکسر ۱ و ۴\*۱ و D فلیپ - فلاپ را چندین بار فراخوانی کنیم . البته با توجه به این که خروجی مالتی پلکسر ، ورودی D فلیپ - فلاپ میباشد میتوان یک ماژول دیگر ساخت که در آن ، این دو را فراخوانی کنیم و در Shift - register از آن ماژول استفاده کنیم .

#### ❖ مالتی پلکسر ۱ ۴\*




```

1 module mux41(I0,I1,I2,I3,sel0,sel1,f);
2   input I0,I1,I2,I3,sel0,sel1;
3   output f;
4   wire[1:6] w;
5   and #(6) g1(w[1],I0,w5,w6);
6   and #(6) g2(w[2],I1,sel0,w5);
7   and #(6) g3(w[3],I2,sel1,w6);
8   and #(6) g4(w[4],I3,sel1,sel0);
9   or # (8) g5(f,w[1],w[2],w[3],w[4]);
10  not #(4) g6(w[5],sel1);
11  not #(4) g7(w[6],sel0);
12 endmodule

```

: D – flip flop ♦



```

1 module dflop(d,c,q);
2   input d,c;
3   output q;
4   wire r,w1,w2,w3;
5   not #(4) g1(r,d);
6   nand #(5) g2(w1,d,c);
7   nand #(5) g3(w2,r,c);
8   nand #(5) g4(q,w1,w3);
9   nand #(5) g5(w3,w2,q);
10 endmodule


```

( شکل صورت سوال ) : Shift – register ♦

```

3 module shiftreg(I,serialR,serialL,sel0,sel1,clk,A);
4   input[0:7] I;
5   input serialR,serialL,sel0,sel1,clk;
6   output[0:7] A;
7   reg[0:7] A;
8   wire[0:7] w;
9   mux41 m0(A[0],A[1],serialL,I[0],sel0,sel1,w[0]);
10  mux41 m1(A[1],A[2],A[0],I[1],sel0,sel1,w[1]);
11  mux41 m2(A[2],A[3],A[1],I[2],sel0,sel1,w[2]);
12  mux41 m3(A[3],A[4],A[2],I[3],sel0,sel1,w[3]);
13  mux41 m4(A[4],A[5],A[3],I[4],sel0,sel1,w[4]);
14  mux41 m5(A[5],A[6],A[4],I[5],sel0,sel1,w[5]);
15  mux41 m6(A[6],A[7],A[5],I[6],sel0,sel1,w[6]);
16  mux41 m7(A[7],serialL,A[6],I[7],sel0,sel1,w[7]);
17  dflop d0(w[0],clk,A[0]);
18  dflop d1(w[1],clk,A[1]);
19  dflop d2(w[2],clk,A[2]);
20  dflop d3(w[3],clk,A[3]);
21  dflop d4(w[4],clk,A[4]);
22  dflop d5(w[5],clk,A[5]);
23  dflop d6(w[6],clk,A[6]);
24  dflop d7(w[7],clk,A[7]);
25 endmodule

```



این شکل برای یک شیفت رجیستر ۴ بیتی است

تست برای شیفت رجیستر :

```

C:/modeltech64_10.1c/examples/MY_shift_register/ttt.v (/shifter) - Default
Ln#
1 module shifter(
2     input [31:0] shamt,
3     output reg [31:0] result );
4     reg[31:0] temp;
5     always@(*)begin
6         temp=32'hffff00ffff;
7         result[31:0]=temp[31:0]>>>shamt[4:0];
8     end
9 endmodule

```

همان طور که قبلاً گفتیم با توجه به این که خروجی مالتی پلکسر ، ورودی D فلیپ – فلاپ میباشد میتوان یک ماژول دیگر ساخت که در آن ، این دو را فراخوانی کنیم و در Shift – register از آن ماژول استفاده کنیم .

```

Ln#
1 module mux_flop(i0,i1,i2,i3,s0,s1,clk,q);
2     input i0,i1,i2,i3,s0,s1,clk;
3     output q;
4     wire d;
5     mux41 m(i0,i1,i2,i3,s0,s1,d);
6     dflop f(d,clk,q);
7
8 endmodule

```

که در این صورت کد شیفت رجیستر به صورت زیر خواهد بود :

```

1 //shiftregister for 8 bit
2 module shiftreg(I,serialR,serialL,sel0,sel1,clk,A);
3     input[0:7] I;
4     input serialR,serialL,sel0,sel1,clk;
5     output[0:7] A;
6     reg[0:7] A;
7     mux_flop m1(A[0],A[1],serialL,I[0],sel0,sel1,clk,A[0]);
8     mux_flop m2(A[1],A[2],A[0],I[1],sel0,sel1,clk,A[1]);
9     mux_flop m3(A[2],A[3],A[1],I[2],sel0,sel1,clk,A[2]);
10    mux_flop m4(A[3],A[4],A[2],I[3],sel0,sel1,clk,A[3]);
11    mux_flop m5(A[4],A[5],A[3],I[4],sel0,sel1,clk,A[4]);
12    mux_flop m6(A[5],A[6],A[4],I[5],sel0,sel1,clk,A[5]);
13    mux_flop m7(A[6],A[7],A[5],I[6],sel0,sel1,clk,A[6]);
14    mux_flop m8(A[7],serialR,A[6],I[7],sel0,sel1,clk,A[7]);
15 endmodule

```